| コースコード | OTJ063 |
|---|---|
| コース概要 | ノイズに強い回路基板の設計法、仕様の決め方の勘所を伝授します。このコースでは、デジタル回路基板における基板配線仕様の決め方、配線における発生ノイズの評価、シミュレーションによる解析、低ノイズ実装（電源の重要性、寄生インダクタンスの低減法）を学びます。これにより、デジタル回路やアナログ・デジタル回路における基板ノイズによる誤動作を抑制できます。また、回路基板発注時における不適切な仕様書の発行防止や、回路基板の部品選定、基板設計結果のチェックに役立ちます。その結果、ノイズ誤動作による製品設計の手戻りを減らすことができます。 |
| 到達目標 | ノイズに強い回路基板の設計法や仕様の決め方を学び、デジタル回路やアナログ・デジタル回路における基板ノイズによる誤動作を抑制するために必要な基礎知識を養います。回路基板を発注する際に不適切な仕様を出さないようにしたり、回路基板の部品選定や基板設計結果のチェックに役立てる等、ノイズ誤動作による製品設計の手戻りを減らすために必要な基礎知識を習得します。 |
| 対象者 | ・回路基板の設計者の方。 ・回路基板の発注仕様を決める設計者の方。 ・電気電子機器の製品取り纏め者の方。 ・電気電子機器の設計・品質保証・サービス技術者として、回路基板がノイズに強い設計になっているか判断するために必要な基礎知識を身につけたい方。 |
| 前提知識 | ・電気回路の基礎知識（コンデンサ、インダクタの動作など）があること。 ・電磁気の基礎知識（電磁誘導など）があること。 |
| 内容 | 1．基板配線とグランドパターン（伝送線路、反射） 2．基板配線間隔のルール（クロストーク低減） 3．基板の特性インピーダンス演習（オシロスコープ、TDR法、反射） 4．基板ノイズ測定実習 （クロストークと反射） 5．シミュレーション演習（基板ノイズの波形解析） 6．高速配線の設計ルール（シリアルIFとメモリバス設計） 7．低ノイズ実装（電源、EMC） 8．メモリバス設計のプリレイアウト解析演習、演習の結果発表 |
| 教材サンプル | |
| 標準学習時間 | 21.51 |
| 学習形態 | グループ演習 |
| カテゴリー | 電気・計測制御 |
| コースフロー | |
| 備考 | ・このコースは、09:30～17:30の開催とさせていただきます。 ・このコースは、グループ演習を中心とした構成のため、研修効果の観点から最少開催人数を設けさせていただいております。 ・持参品：ご自身の業務用PC（教材閲覧のため）、筆記用具 ・申込締切日は開始日の22日前です。開始日の22日前を過ぎてのキャンセルおよび変更は、キャンセル料金として受講料の全額をご負担いただきます。 |
| 受講料 | ¥217,800（税込） |
